سیستم اکتساب داده برای تشخیص سیگنال تابش نوری گذرا

سیستم اکتساب داده برای تشخیص سیگنال تابش نوری گذرا

با توجه به ویژگی‌های پس‌زمینه قوی و هدف ضعیف در تشخیص تابش نوری گذرا، این مقاله یک طرح اکتساب داده با FPGA به عنوان هسته کنترل و پردازش طراحی می‌کند. این طرح از کانال های فیلتر دوگانه پس زمینه و سیگنال، تقویت دو سطحی کنترل شده توسط برنامه استفاده می کند که به طور موثر کیفیت دریافت سیگنال را تضمین می کند. در همان زمان، ذخیره‌سازی تبدیل فرکانس را برای سیگنال‌های هدف اتخاذ می‌کند، که نیازهای ذخیره‌سازی و انتقال داده‌ها را تا حد زیادی کاهش می‌دهد و فرآیند کسب سازگارتر را تضمین می‌کند. دقت اندازه گیری.

1 ترکیب سیستم و اصل کار

سیستم جمع آوری داده ها را می توان تقریباً به سه بخش تقسیم کرد: ماژول پیش پردازش، ماژول ذخیره سازی نمونه و ماژول کنترل FPGA. ماژول پیش پردازش شامل دستگاه های تبدیل فوتوالکتریک، بانک های فیلتر فعال و مدارهای تقویت کننده با کنترل برنامه است. بلوک دیاگرام کل سیستم در شکل 1 نشان داده شده است. مدار تبدیل فوتوالکتریک سیگنال نوری ورودی به سیستم را از طریق یک آشکارساز به سیگنال جریان تبدیل می کند و سپس آن را از طریق تقویت کننده عملیاتی ترانسیمپدانس به سیگنال ولتاژ تبدیل می کند. سیستم دو کانال فیلتر را طراحی می‌کند: پس‌زمینه فیلتر پایین‌گذر را می‌پذیرد، و سیگنال فیلتر بالاگذر را می‌پذیرد. در حالت اولیه، سوئیچ آنالوگ به طور پیش فرض کانال پس زمینه را انتخاب می کند و تقویت کننده قابل برنامه ریزی روی حالت پس زمینه تنظیم می شود. پس از نمونه برداری از سیگنال پس زمینه توسط A/D، برای مقایسه آستانه به FPGA ارسال می شود. هنگامی که موقعیتی بیشتر از آستانه تشخیص داده می شود، FPGA کانال سوئیچ آنالوگ را تغییر می دهد، کانال فیلتر بالاگذر انتخاب می شود و حالت عملکرد تقویت کننده کنترل شده با برنامه به عنوان حالت سیگنال انتخاب می شود. با توجه به ویژگی‌های شیب‌دار بودن سیگنال در ابتدا و کندی در پایان، FPGA جمع‌آوری و ذخیره‌سازی داده‌ها را به صورت متراکم و سپس به صورت پراکنده از طریق کنترل هماهنگ A/D و FIFO متوجه می‌شود.

2. طراحی سخت افزار سیستم اکتساب داده

2.1 مدار پیش پردازش مرحله جلو

در مدار تشخیص فوتوالکتریک، فتودیکتور مستقیماً با کیفیت عملکرد سیستم ارتباط دارد. به منظور کاهش تأثیر جریان القایی ناشی از تشعشعات الکترومغناطیسی محیطی، دستگاه برای بسته بندی سرامیکی مناسب است. علاوه بر این، ناحیه حساس به نور آشکارساز نباید خیلی بزرگ باشد، در غیر این صورت پارامترهایی مانند جریان تاریک، ظرفیت اتصال و زمان خیز افزایش می یابد که بر روی اثر تشخیص تأثیر می گذارد. در طراحی از فتودیود سیلیکونی S2387 شرکت Hamamatsu ژاپن استفاده شده است. آشکارساز دارای ویژگی های حساسیت بالا، پاسخ زمانی سریع و محدوده دینامیکی بزرگ است. طراحی مدار از حالت بایاس صفر، بدون جریان تاریک استفاده می کند، نویز دیود عمدتاً نویز حرارتی تولید شده توسط مقاومت شنت است و بهترین دقت و خطی بودن را دارد. فیلتر بالا و پایین گذر از فیلتر فعال استفاده می کند که دارای سرعت پاسخ سریع، اثر خوب هارمونیک های فیلتر است و می تواند به صورت دینامیکی توان راکتیو را جبران کند. تقویت کننده کنترل شده با برنامه از یک تقویت کننده عملیاتی یکپارچه و یک سوئیچ آنالوگ تشکیل شده است. کلید آنالوگ توسط FPGA کنترل می شود و مقاومت های مختلفی برای تنظیم بهره به ترمینال ورودی تقویت کننده عملیاتی متصل می شوند.

2.2 مدار ذخیره سازی نمونه

از آنجایی که محدوده دینامیکی سیگنال هدف بسیار بزرگ است (حدود 80 دسی بل)، لازم است یک ADC با دامنه دینامیکی گسترده انتخاب شود تا به دستیابی سیگنال پی ببرد. اتخاذ 14 b ADC برای نمونه‌برداری از سیگنال‌های با دامنه دینامیکی که دامنه آن تا 4 مرتبه بزرگی متفاوت است، می‌تواند الزامات حساسیت تشخیص بالا مورد نیاز سیستم را برآورده کند. با این حال، از آنجایی که تمام دستگاه های تبدیل A/D دارای خطاهای دقیق هستند، استفاده از اجزای تبدیل A/D با دقت بالا به عنوان اجزای تبدیل A/D با دقت پایین می تواند خطاهای دقت را کاهش دهد. در این طرح از 16 bAD976A شرکت ADI استفاده شده است. AD976A کم مصرف 16 b مبدل A/D تقریبی متوالی، سرعت تبدیل 200 KSPS است، می تواند منبع تغذیه مرجع 2.5 ولت داخلی یا خارجی را انتخاب کند. AD976 به 16 b اجازه خروجی موازی در یک زمان می دهد و می تواند به صورت دو 8 b خروجی دهد. به منظور صرفه جویی در پین ها در طراحی، خروجی های دوگانه 8 b اتخاذ شده است.

به منظور اطمینان از انتقال دقیق داده ها بین دامنه های ساعت مختلف، حافظه پنهان داده از یک FIFO ناهمزمان استفاده می کند. FIFO ناهمزمان دارای ویژگی های سرعت بالا و قابلیت اطمینان خوب است و می تواند از نمونه برداری نادرست داده ها به دلیل اختلاف فاز بین ساعت های مختلف جلوگیری کند. IDT7204 مورد استفاده در طراحی، یک تراشه کش حافظه دو پورت CMOS 4 096 × 9b در سری IDT72XX است. اشاره گرهای خواندن و نوشتن داخلی بر اساس اولین خروجی اول خوانده و نوشته می شوند و ساعت نوشتن W و ساعت خواندن R به صورت خارجی ارائه می شوند. پرچم کامل () و پرچم خالی () سرریز داده ها و خواندن خالی را کنترل می کنند و زمانی که حافظه شبیه سازی پر است می نویسند.