اصل کار و ساختار اسیلوسکوپ دیجیتال
بخش سخت افزاری سیستم اسیلوسکوپ دیجیتال یک برد مدار جمع آوری داده با سرعت بالا است. این می تواند ورودی داده دو کاناله را دریافت کند و فرکانس نمونه برداری از هر کانال می تواند به 60 مگابیت بر ثانیه برسد. سیستم سخت افزاری را می توان به دو دسته تقسیم کرد: تقویت کننده جلوی سیگنال (تقویت کننده ورودی FET) و ماژول تهویه (تقویت کننده بهره متغیر)، ماژول تبدیل آنالوگ به دیجیتال با سرعت بالا (درایور ADC، ADC)، ماژول کنترل منطقی FPGA ، توزیع ساعت، پردازنده مقایسه پرسرعت، ماژول کنترل میکروکنترلر (DSP)، ماژول ارتباط داده، نمایشگر LCD، کنترل صفحه لمسی، مدیریت برق و باتری و کنترل صفحه کلید.
پس از تبدیل سیگنال ورودی توسط پیش تقویت کننده و مدار قابل تنظیم با بهره، به ولتاژ ورودی تبدیل می شود که الزامات مبدل A/D را برآورده می کند. سیگنال دیجیتال پس از تبدیل A/D توسط FIFO در FPGA یا حافظه اکتسابی بافر می شود و سپس از رابط ارتباطی عبور می کند. برای پردازش داده های بعدی به رایانه منتقل می شود یا سیگنال های جمع آوری شده مستقیماً توسط میکروکنترلر کنترل می شوند تا روی صفحه LCD نمایش داده شوند.
دستگاه های مرجع به شرح زیر است:
در میان این قطعات، مدار تقویت قابل برنامه ریزی (تضعیف) و مدار تبدیل A/D از اهمیت بالایی برخوردار است، زیرا این دو مدار حنجره اسیلوسکوپ دیجیتال هستند و مدار تقویت کننده (تضعیف) قابل برنامه ریزی پهنای باند ورودی و عمودی را تعیین می کند. وضوح اسیلوسکوپ مدار تبدیل A/D وضوح افقی اسیلوسکوپ را تعیین می کند و این دو وضوح به طور مستقیم عملکرد یک اسیلوسکوپ را تعیین می کنند. این دو بخش از مدار، سیگنال اندازه گیری شده را به سیگنال داده مورد نیاز مدار پردازش بعدی تبدیل می کند. این قسمت از مدار می تواند از مدارهای مجتمع با کارایی بالا و تعداد کمی دستگاه جانبی تشکیل شده باشد. طراحی مدار ساده است و اشکال زدایی نیز بسیار ساده است. سخت ترین قسمت کل اسیلوسکوپ باید برنامه باشد، یعنی جنبه نرم افزاری. این نرم افزار کلیه وظایف پردازش و کنترل داده های اسیلوسکوپ دیجیتال از جمله کنترل نمونه برداری A/D، کنترل سرعت حرکت افقی، کنترل حساسیت عمودی، پردازش نمایشگر، اندازه گیری پیک به پیک، اندازه گیری فرکانس و سایر وظایف را بر عهده دارد. شما می توانید از یک میکروکنترلر بسیار رایج موجود در بازار به عنوان ریزپردازنده استفاده کنید و از برنامه نویسی زبان C برای پیاده سازی آن استفاده کنید.
مدار تقویت (تضعیف) قابل برنامه ریزی و مدار منبع تغذیه
سیگنال توسط یک پروب اسیلوسکوپ مشترک X10X1 وارد شده و وارد مدار تقویت (تضعیف) می شود. عملکرد مدار تقویت (میرایی) کنترل شده با برنامه تقویت یا تضعیف سیگنال ورودی است به طوری که ولتاژ سیگنال خروجی در محدوده ولتاژ مورد نیاز مبدل A/D برای دستیابی به بهترین اثرات اندازه گیری و مشاهده باشد. بنابراین، مدار تقویت کننده کنترل شده با برنامه در پهنای باند مشخص شده عمل می کند. سود درون باید ثابت باشد. از آنجایی که مدار اسیلوسکوپ شامل دو قسمت دیجیتال و آنالوگ است، برای جلوگیری از تداخل متقابل، منبع تغذیه قطعه دیجیتال و منبع تغذیه قسمت آنالوگ از هم جدا می شوند. مجموعه ای از منبع تغذیه ± 5 ولت DC به ترتیب ارائه می شود و توسط یک فیلتر ساخته شده از سلف و خازن جدا می شود.
فلش مموری و مدار ساعت
از آنجایی که مقدار داده سیگنال گرفته شده توسط مبدل A/D زیاد است، حافظه فلش داخل میکروکنترلر کافی نیست، بنابراین مدار می تواند از مقداری حافظه خارجی استفاده کند.
در عین حال به عنوان کش برای نوشتن روی LCD نیز استفاده می شود. برای به دست آوردن سیگنال ساعت مرجع، میکروکنترلر نیز به یک نوسانگر کریستالی متصل می شود تا فرکانس واقعی سیگنال شکل موج خارجی را محاسبه کند.
واحد کنترل FPGA
دستگاه منطقی قابل برنامه ریزی FPGA یک ASIC نیمه سفارشی است که به طراحان مدار اجازه می دهد تا خود را برای اجرای توابع خاص برنامه برنامه ریزی کنند. این طراحی از دو روش مختلف ورودی شماتیک و ورودی زبان VHDL استفاده می کند. واحد کنترل اکثر وظایف کنترل را انجام می دهد و سیگنال های کنترلی مربوطه را برای هر ماژول عملکردی برای اطمینان از صحت کل سیستم ارائه می دهد. به طور خاص، عملکردهای زیر را اجرا می کند: مدار تقسیم فرکانس و تولید سیگنال های کنترلی برای مبدل A/D. این سیستم اکتساب داده دارای محدوده اندازه گیری نسبتاً وسیعی است. یک مدار تقسیم فرکانس در داخل FPGA برای دستیابی به فرکانس های مختلف طراحی شده است. فرکانس های مختلف نمونه برداری را برای سیگنال اندازه گیری شده انتخاب کنید تا از جمع آوری داده های دقیق تر اطمینان حاصل کنید. نمودار ساختار داخلی واحد تقسیم فرکانس با استفاده از روش ورودی گرافیکی همانطور که در شکل 4 نشان داده شده است، پیاده سازی شده است. در شکل 4، زمانی که ورودی فلیپ فلاپ T 1 است، خروجی با رسیدن هر لبه ساعت برای رسیدن به فرکانس می پرد. تقسیم در همان زمان، می بینیم که ورودی فلیپ فلاپ T از ترکیبات منطقی تشکیل شده است که ساعت دروازه ای را تشکیل می دهد. برای ساعتهای دردار، عملکرد ساعت را به دقت تجزیه و تحلیل کنید تا از اثرات اشکالات جلوگیری کنید. هنگامی که ساعت دروازه ای دو شرط زیر را برآورده می کند، می تواند اطمینان حاصل کند که سیگنال ساعت دارای اشکالات خطرناک نیست و ساعت دروازه می تواند به اندازه ساعت جهانی قابل اعتماد کار کند.
برای مبدل A/D در این طرح، تنها دو سیگنال کنترل وجود دارد: سیگنال ورودی ساعت CLK و سیگنال خروجی فعال OE. سیگنال CLK مستقیماً یک سیگنال 60M را از طریق نوسانگر کریستالی فعال وارد می کند، در حالی که سیگنال OE با معکوس کردن سیگنال ساعت با فرکانس و فاز مشابه CLK در داخل FPGA به دست می آید، که فقط می تواند رابطه زمان بندی تبدیل A/D را برآورده کند. مبدل.
تبدیل A/D با سرعت بالا؛ جریان
مهمترین مدار در اسیلوسکوپ دیجیتال مدار تبدیل A/D است. وظیفه آن نمونه برداری و تبدیل سیگنال اندازه گیری شده به سیگنال دیجیتال و ذخیره آن در حافظه است. اغراق نیست اگر بگوییم که گلوی اسیلوسکوپ دیجیتال است، زیرا مستقیماً بالاترین فرکانسی را که یک اسیلوسکوپ دیجیتال می تواند اندازه گیری کند تعیین می کند. با توجه به قضیه نایکوئیست، فرکانس نمونه برداری باید حداقل دو برابر بالاترین فرکانس سیگنال اندازه گیری شده باشد تا سیگنال اندازه گیری شده بازتولید شود. در اسیلوسکوپ دیجیتال، فرکانس نمونه برداری باید حداقل 5 تا 8 برابر فرکانس سیگنال در حال اندازه گیری باشد، در غیر این صورت به هیچ وجه نمی توان شکل موج سیگنال را مشاهده کرد.
