تجزیه و تحلیل اصلی منبع تغذیه تنظیم شده با بازخورد منفی سری
نمودار مدار یک مدار تثبیت کننده ولتاژ فیدبک منفی سری، که در آن T1 ترانزیستور تنظیم، D1 و R2 ولتاژ مرجع، T2 تقویت کننده مقایسه، R3-R5 مدار نمونه برداری را تشکیل می دهد، و R6 بار است. . با فرض اینکه به دلایلی ولتاژ خروجی UO کاهش می یابد، ولتاژ پایه T2 (UT2) O به طور متناسب از طریق مدار نمونه برداری از R3 به R5 کاهش می یابد. از آنجایی که ولتاژ امیتر T2 (UT2) E توسط مقدار تثبیت کننده ولتاژ رگولاتور D1 کنترل می شود، ولتاژ اتصال امیتر T2 (UT2) BE کاهش می یابد و منجر به کاهش جریان پایه T2 (IT2) B و کاهش T2 می شود. جریان امیتر (IT2) E، و افزایش افت ولتاژ ترانزیستور T2 (UT2) CE، باعث افزایش ولتاژ امیتر (UT2) C می شود، یعنی تنظیم ولتاژ پایه (UT1) B ترانزیستور T1 افزایش می یابد، در حالی که افت ولتاژ (UT1) CE ترانزیستور T1 کاهش می یابد و باعث می شود ولتاژ ورودی بیشتری به بار اعمال شود و در نتیجه ولتاژ خروجی UO افزایش یابد. این فرآیند تعدیل را می توان با رابطه تغییر زیر نشان داد:
UO ↓ → (UT2) O ↓ → UD1 ثابت → (UT2) BE ↓ → (IT2) B ↓ → (IT2) E ↓ → (UT2) CE ↑
٪e2٪86٪92 (UT2) C ٪e2٪86٪91 ٪e2٪86٪92 (UT1) B ٪e2٪86٪91 ٪e2٪86٪92 (UT1) CE ٪e2٪86٪93 ٪e2٪86٪92 UO ٪e2٪86٪91
هنگامی که ولتاژ خروجی افزایش می یابد، کل فرآیند تغییر کاملاً برعکس موارد فوق است، بنابراین ما آن را در اینجا تکرار نمی کنیم، بلکه به سادگی از نمودار زیر برای نشان دادن آن استفاده می کنیم:
UO ↑ → (UT2) O ↑ → UD1 ثابت → (UT2) BE ↑ → (IT2) B ↑ → (IT2) E ↑ → (UT2) CE ↓
(UT2) C ٪ e2٪ 86٪ 93 ٪ e2٪ 86٪ 92 (UT1) B ٪ e2٪ 86٪ 93 ٪ e2٪ 86٪ 92 (UT1) CE ٪ e2٪ 86٪ 91 ٪ e2٪ 86٪ 92 UO ٪ e2٪ 86٪ 93
مشابه یک منبع تغذیه با تنظیم سری ساده، هنگامی که شرایط دیگری مانند UI ولتاژ ورودی یا بار رخ می دهد، باعث تغییرات مربوطه در UO ولتاژ خروجی می شود. فرآیند تحلیل فوق در نهایت می تواند برای توضیح اصل کار آن استفاده شود.
در کل فرآیند کنترل تثبیت ولتاژ منبع تغذیه فیدبک منفی سری، به دلیل اضافه شدن یک مدار تقویت مقایسه ای T2، تغییر ولتاژ خروجی UO قبل از کنترل و تنظیم پایه ترانزیستور T1 توسط T2 تقویت می شود که ولتاژ را افزایش می دهد. عملکرد تثبیت مدار T2 هر چه مقدار بزرگتر باشد، پایداری ولتاژ خروجی بهتر است.
